文章来源：由「百度新聞」平台非商業用途取用"https://baijiahao.baidu.com/s?id=1628519889344764802&wfr=spider&for=pc"

豪哥侃社會03-2018:26在設計PCB的時候如何抑制反射干擾？為了抑制出現在印制線條終端的反射干擾，除了特殊的需要之外，應該盡可能的縮短印制線的長度以及采用慢速電路。在必要的時候開業增加終端匹配，即是在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據經驗，對于一般速度較快的TTL電路，其印制線條長于10CM以上時，就應該采用終端匹配措施。匹配電阻的阻值應該根據集成電路的輸出驅動電流以及吸收電流的最大值來決定。1、去耦電容配置在直流電源回路中，負載的變化會引起電源噪聲。舉個例子，在數字電路中，當電路從一個狀態轉換成另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因如在變換而產生的噪聲，是抑制電路板的可靠性設計的一種常規做法，下面講講配置原則是怎么配置的：（1）電源輸入端跨接一個10~100uf的電解電容器，如果PCB的位置允許的話，采用100uf以上的電解電容器的抗干擾性能會更好。（2）對于噪聲能力弱、關斷的時候電流變化大的器件，以及ROM、RAM等存儲型器件，應該在芯片的電源線（VCC）和地線（GND）之間直接接入去耦電容。（3）去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。2、PCB的尺寸與元器件的布置（1）PCB的尺寸要適中，過大時，印制線條就會長，阻抗增加，不僅抗噪聲能力下降，成本也會變高；過小的話也不好，會導致PCB散熱不好，同時容易受到鄰近的線條干擾。（2）在元器件布置方面和其他邏輯電路是一樣，應該把相互之間有關的元器件盡可能布置得靠近些，這樣就可以獲得很好的抗噪聲效果，如下圖：（3）時鐘發生器、晶振和CPU的時鐘輸入端都是容易產生噪聲的，更要相互靠近。容易產生噪聲的元器件，小電流電路，大電流電路等都要盡可能的遠離邏輯電路，如果條件允許，應該另做PCB，切記！豪哥侃社會最近更新：03-2018:26簡介:只要有時間，就會有奇跡！

關鍵字標籤：customized heavy copper pcb